Дочерняя компания Microchip Microsemi выходит на новый рынок с введением последовательного контроллера памяти SMC 1000 8x25G. Это контроллер DDR4 DRAM, который подключается к хост-процессорам через интерфейс открытой памяти (OMI), полученный из OpenCAPI, высокоскоростного дифференциального последовательного соединения со скоростью 25 Гбит / с на дорожку. Цель состоит в том, чтобы позволить серверам масштабироваться для гораздо большей емкости памяти, соединяя DRAM в соединениях, которые были бы намного менее заразными с контактами, чем обычные параллельные интерфейсы DDR.
O OpenCAPI – это один из нескольких высокоскоростных шаблонов соединений, которые соответствуют производительности функций PCI Express. Вы являетесь первым родителем CAPI, который основан на не-PCIe 3.0 и 4.0 и предлагает совместный протокол кеша с меньшими задержками. Версия 3 получила или префикс Open переместила или контролировала спецификацию IBM для нового консорциума OpenCAPI 3.0, отказ от базового PCIe в пользу нового соединения 25 Гбит / с. Подмножество OpenCAPI 3.1 называется интерфейсом памяти и предлагает независимый протокол мультимедиа с низким объемом памяти для доступа к памяти. IP открыт для реализации или на стороне хоста или для интерфейса, и существует растущая экосистема фитингов для проверки коммерческих проектов.
Неудивительно, что Microchip SMC 1000 8x25G представляет собой 8-интерфейсное соединение от Memória Aberta с подсказкой в качестве используемого хоста. Нет нисходящей стороны, он имеет одноканальный контроллер DDR4-3200 с ECC и поддержкой четырех уровней памяти. Не для SMC 1000 есть SERDES с некоторыми дополнительными ресурсами, которые позволяют ЦПУ использовать соединение 84 контактов вместо интерфейса DIMM с 288 контактами и пожертвовать пропускной способностью и дополнительной продолжительностью 4 года по сравнению с LRDIMM подключен контроллер памяти в процессоре. Пакетная микросхема размером 17 x 17 мм с типичной потребляемой мощностью менее 1,7 Вт и поддерживает динамическое отсоединение для четырех или двух файловых систем в соединении OMI для экономии энергии, когда полные 25 ГБ / с не нужны.
В принципе, интерфейс DRAM SMC 1000 может использоваться для обычных разъемов DIMM. Я не имею в виду, или предпочтительный метод использования, или чип для установки или контроллера для количественного исправления DRAM в дифференциальном модуле DIMM. В этих DDIMM используется тот же разъем SFF-TA-1002, что и у твердотельных накопителей и модулей EDSFF / Ruler сжатие 85 мм по сравнению с 133 мм LRDIMM. Нет, стандартизируется жир формы DDIMM высотой 1U и 2U. Микросхема имеет на борту Samsung, Micron и SMART Modular возможность изготавливать DDIMM в качестве контроллера SMC 1000. При запуске емкость варьируется от 16 ГБ до 256 ГБ на модуль.
Не на стороне хоста, первыми платформами, поддерживающими интерфейс Open Memory, будут процессоры IBM POWER9. Надеемся, что более подробная информация будет объявлена на саммите OpenPOWER не в конце этого месяца. С точки зрения IBM, в качестве поддержки интерфейса открытой памяти они могут интегрировать больше каналов памяти, а не один чип, и предложить совместимый путь обновления для DDR5 и NVDIMM или других технологий памяти, а также более подробную информацию. Интерфейсы теперь обрабатываются без пилингов DDIMM CPU.
Микрочип представит или SMC 1000 8x25G без саммита флэш-памяти на этой неделе и будет презентацией в четвертый день манги.
