EPI rapporterar framsteg med att skapa den första europeiska CPU:n för superdatorer och andra chips

EPI-konsortiet skapades 2018, och nu omfattar det redan 28 företag och organisationer i 10 länder i Europeiska unionen. Idag meddelade EPU att målen för den första fasen av projektet uppnåtts, som inkluderar tre huvudområden för utveckling: generella processorer (GPP), acceleratorer (EPAC) och SoC för robotfordon.

European Processor Initiative-planer (Bilder: EPI)

Det första området leds av SiPearl med stöd av Atos. Företaget skapar ett 6nm-chip Rhea med armkärnor Neoverse V1… Detta är dock bara en del av den övergripande bilden – chippet kommer att få ytterligare 29 olika RISC-V-block, samt en intern NoC (Network-on-Chip) sammankoppling för sammankoppling av kärnor och olika delsystem. I allmänhet är chippet redan i drift på RTL-nivå – hela designen håller för närvarande på att valideras i emulatorer, men den kan redan användas för att skapa system- och applikationsprogramvara.

Rhea kommer att få HBM2E-kompatibla minneskontroller för vilka CEA har förberett en separat plattform för validering. ProvenRuns Autonomous Security Management System (SMS) kommer att ansvara för skyddet. Universitetet i Pisa har utvecklat en hel svit av Crypto Tile IP-block för att accelerera AES, ECC / ECDSA / ECIES / ECDH och SHA2 / SHA3. Crypto Tile har ett säkert nyckellager, skydd mot sidokanalattacker, stöd för postkvantkryptering (Crystals Kyber och Dilithium) och effektiv drift med ultralånga nycklar, samt en hårdvarugenerator för slumptal och snabba AXI4-gränssnitt.

Första satsen EPAC-chips

För en modern processor är strömförbrukningsfaktorn mycket viktig, och här gjorde universiteten i Bologna och Zürich ett enormt bidrag och utvecklade en ny strömkontroller baserad på RISC-V-kärnor. Den använder moderna maskininlärningsalgoritmer för att hantera flerkärniga SoCs mer effektivt. Spänningsregulatorerna och referensplattformen för dem (baserat på FPGA hittills) har designats av Atos och E4 Computer Engineering.

EPAC accelerator prototyp

Acceleratorernas riktning representeras av chips EPAC 1.0 baserade på RISC-V-kärnor och IP-block av olika specialiserade acceleratorer, vars första prov släpptes i höstas. EPAC-testkortet har utvecklats av E4 Computer Engineering. Förtestning visar utmärkt programmerbarhet och kompatibilitet. Nu utvecklar och porterar vi mjukvara och drivrutiner.

Testplattform för den nya europeiska autonoma transportplattformen

Slutligen introducerade den tredje grenen av EPI, under beskydd av Infineon, konceptet med en autonom fordonsplattform baserad på BMW X5. Den är baserad på en eHPC SoC baserad på IP-block skapade inom andra områden av EPI:s arbete. Plattformen inkluderar nya kameror och AI-radarsystem. Allvarlig uppmärksamhet ägnas åt säkerheten – det finns överensstämmelse med kraven i ASIL D-standarden. Den nya plattformen är modulär och låter dig ansluta Rhea- och EPAC-chips, acceleratorerna Kalray MPPA och PLIS Menta eFPGA.

I allmänhet visar resultaten av den första fasen av EPI-arbetet möjligheten till samarbete mellan ett så stort antal utvecklare. De grundläggande principerna för driften lades och de första fungerande prototyperna av både enskilda IP-block och plattformar skapades. Samtidigt skapades alla av europeiska företags krafter och är till stor del baserade på öppna lösningar, som EPI har för avsikt att stödja i framtiden.

Om du upptäcker ett fel, välj det med musen och tryck på CTRL + ENTER. | Kan du skriva bättre? Vi är alltid glada över nya författare.

En källa:

\n \n\n\t\t\t \n\t\t\t \n\t\t\t \n\n\t\t\t\t\t\t\t\n\t \t\t\t\t\t\t